Бакалавр
Дипломные и курсовые на заказ

Разделяемые ресурсы процессора

РефератПомощь в написанииУзнать стоимостьмоей работы

Векторные ФУ (5−7): целочисленное сложение/вычитание, сдвиг, логические поразрядные операции (1−2), число единиц/число нулей до первой единицы (1−2), умножение битовых матриц (0−1). Предназначены для выполнения только векторных команд. Каждый процессор имеет три набора основных регистров (A, S, V), которые имеют связь как с памятью, так и с ФУ. Для регистров A и S существуют промежуточные наборы… Читать ещё >

Разделяемые ресурсы процессора (реферат, курсовая, диплом, контрольная)

Структура оперативной памяти.

Оперативная память этого компьютера разделяется всеми процессорами и секцией ввода/вывода. Каждое слово состоит из 80-ти разрядов: 64 для хранения данных и 16 для коррекции ошибок. Для увеличения скорости выборки данных память разделена на множество банков, которые могут работать одновременно.

Каждый процессор имеет доступ к ОП через четыре порта с пропускной способностью два слова за один такт каждый, причем один из портов всегда связан с секций ввода/вывода и по крайней мере один из портов всегда выделен под операцию записи.

В максимальной конфигурации вся память разделена на 8 секций, каждая секция на 8 подсекций, каждая подсекция на 16 банков. Адреса идут с чередованием по каждому из данных параметров:

адрес 0 — в 0-й секции, 0-подсекции, 0-м банке, адрес 1 — в 1-й секции, 0-подсекции, 0-м банке, адрес 2 — в 2-й секции, 0-подсекции, 0-м банке, адрес 8 — в 0-й секции, 1-подсекции, 0-м банке, адрес 9 — в 1-й секции, 1-подсекции, 0-м банке, адрес 63 — в 7-й секции, 7-подсекции, 0-м банке, адрес 64 — в 0-й секции, 0-подсекции, 1-м банке, адрес 65 — в 1-й секции, 0-подсекции, 1-м банке, При одновременном обращении к одной и той же секции из разных портов возникает задержка в 1 такт, а при обращении к одной и той же подсекции одной секции задержка варьируется от 1 до 6 тактов. При выборке последовательно расположенных данных или при выборке с любым нечетным шагом конфликтов не возникает.

Секция ввода/вывода Компьютер поддерживает три типа каналов, которые различаются скоростью передачи:

  • · Low-speed (LOSP) channels — 6 Mbytes/s
  • · High-speed (HISP) channels — 200 Mbytes/s
  • · Very high-speed (VHISP) channels — 1800 Mbytes/s

Секция межпроцессорного взаимодействия.

Секция межпроцессорного взаимодействия содержит разделяемые регистры и семафоры, предназначенные для передачи данных и управляющей информации между процессорами. Регистры и семафоры разделены на одинаковые группы (кластеры), каждый кластер содержит 8 (32-разрядных) разделяемых адресных (SB) регистра, 8 (64-разрядных) разделяемых скалярных (ST) регистра и 32 однобитовых семафора.

Регистры.

Каждый процессор имеет три набора основных регистров (A, S, V), которые имеют связь как с памятью, так и с ФУ. Для регистров A и S существуют промежуточные наборы регистров B и T, играющие роль буферов для основных регистров.

Адресные регистры: A-регистры, 8 штук по 32 разряда, для хранения и вычисления адресов, индексации, указания величины сдвигов, числа итераций циклов и т. д. B-регистры, 64 штуки по 32 разряда.

Скалярные регистры: S-регистры, 8 штук по 64 разряда, для хранения аргументов и результатов скалярной арифметики, иногда содержат операнд для векторных команд. T-регистры, 64 штуки по 64 разряда. Скалярные регистры используются для выполнения как скалярных, так и векторных команд.

Векторные регистры: V-регистры, 8 штук на 128 64-разрядных слова каждый. Векторные регистры используются только для выполнения векторных команд.

Регистр длины вектора: 8 разрядов.

Регистр маски вектора: 128 разрядов.

Функциональные устройства ФУ исполняют свой набор команд и могут работать одновременно друг с другом. Все ФУ конвейерные и делятся на четыре группы: адресные, скалярные, векторные и для работы с плавающей точкой.

Адресные ФУ (2): целочисленное сложение/вычитание, целочисленное умножение.

Скалярные ФУ (4): целочисленное сложение/вычитание, логические поразрядные операции, сдвиг, число единиц/число нулей до первой единицы.

Векторные ФУ (5−7): целочисленное сложение/вычитание, сдвиг, логические поразрядные операции (1−2), число единиц/число нулей до первой единицы (1−2), умножение битовых матриц (0−1). Предназначены для выполнения только векторных команд.

ФУ с плавающей точкой (3): сложение/вычитание, умножение, нахождение обратной величины. Предназначены для выполнения как векторных, так и скалярных команд.

Векторные ФУ и ФУ с плавающей точкой продублированы: векторные команды разбивают 128 элементов векторных регистров на четные и нечетные, обрабатываемые одновременно двумя конвейерами (pipe 0, pipe 1). Когда завершается выполнение очередной пары операций результаты записываются на соответствующие четные и нечетные позиции выходного регистра. В полностью скалярных операциях, использующих ФУ с плавающей точкой, работает только один конвейер.

ФУ имеют различное число ступеней конвейера, но каждая ступень срабатывает за один такт, поэтому при полной загрузке все ФУ могут выдавать результат каждый такт.

Показать весь текст
Заполнить форму текущей работой